<<
>>

Арифметико-логическое устройство

Все функции процессора, связанные с выполнением тех или иных действий над данными, сосредоточены в его внутреннем блоке, который принято называть арифметико-логическим устройством (АЛУ).

ВНИМАНИЕ --------------------------------------------------------------------------------------------------------

Часть процессора, выполняющая арифметические, логические и иные операции над данными, называется арифметико-логическим устройством.

Обычно АЛУ, обеспечивающие выполнение действий над я-разрядными данны- ми, состоят из n одинаковых схем, которые выполняют эти действия над двумя битами. Такие схемы называются одноразрядными АЛУ. На рис. 3.14 приведена упрощенная схема одноразрядного АЛУ, которое может выполнять логические операции отрицания, конъюнкции, дизъюнкции и арифметического сложения над двумя битами данных.

Рис. 3.14. Упрощенная схема одноразрядного АЛУ

В схему по трем основным входным линиям поступают два бита данных, аиi, а также бит переноса из предыдущего разряда pin.

Кроме того, в схему поступают два управляющих бита, р и q, значения которых определяют выбор желательной операции. На выходах схема формирует бит результата R и бит переноса в сле- дующий разряд pont. Одноразрядное АЛУ содержит блок выполнения логических операций, отвечающий за операции отрицания, дизъюнкции и конъюнкции, пол- ный сумматор, отвечающий за арифметическое сложение, и декодер, организую- щий выбор требуемой операции.

На входы логического блока и полного сумматора поступают биты данных аиb, а на вход полного сумматора еще и бит переноса pin. Результаты выполнения операции одновременно формируются на трех выходах вентилей «НЕ», «ИЛИ», «И» логического блока и двух выходах полного сумматора.

Бит переноса в сле- дующий разряд pout сразу попадает на выход АЛУ, а результирующие биты опе- раций подаются сначала в подсистему выбора нужного результата. В этой под- системе для каждой из четырех операций предусмотрен отдельный вентиль «И», на один из входов которого поступает результат этой операции, второй его вход соединен с выходной линей декодера. Декодер, получив на входах некоторую комбинацию управляющих битов р и q, формирует значение 1 на выходе, кото- рый соответствует этой комбинации. Таким образом, только тот вентиль «И», который подсоединен к этому выходу декодера, дублирует на своем выходе ре- зультат выбранной операции, остальные вентили формируют на выходе нулевое значение. Чтобы не организовывать несколько отдельных выходных линий из АЛУ, выходы всех вентилей «И» соединены четырехвходовым вентилем «ИЛИ», выход которого является выходом R всей схемы АЛУ.

Простой подсчет показывает, что для реализации описанного одноразрядного АЛУ требуется 67 транзисторов, а для аналогичного арифметико-логического устройства, обеспечивающего действия над я-разрядными данными, 67n транзи- сторов. Например, для шестнадцатибитного АЛУ нужно 1072 транзистора. Сле- дует иметь в виду, что в учебных целях здесь рассмотрен значительно упрощен- ный вариант схемы, который отражает только некоторые принципы устройства АЛУ. Реальные АЛУ процессоров могут выполнять значительно большее коли- чество операций, устроены более сложно и, естественно, требуют гораздо боль- шего количества транзисторов.

3.3.

<< | >>
Источник: Степанов А. Н.. Архитектура вычислительных систем и компьютерных сетей. 2007

Еще по теме Арифметико-логическое устройство:

  1. Статья 265-1. Незаконное изготовление ядерного взрывного устройства или устройства, которое рассеивает радиоактивный материал или излучает радиацию
  2. Логическое ударение
  3. МЫШЛЕНИЕ СЛОВЕСНО-ЛОГИЧЕСКОЕ
  4. Логическая последовательность вопросов
  5. 3.2.4. Логический анализ основных понятий
  6. 3.9. Логические ошибки
  7. По единому логическому основанию
  8. Логические ошибки вопроса
  9. 3.3. Логический контроль анкеты
  10. 1.3. Логическая структура вопроса
  11. Раздел V. Федеративное устройство
  12. Словесно-логическая память