<<
>>

Шинная организация ПЭВМ

Бурное и непрерывное развитие ПЭВМ в значительной степени связано с использованием открытой архитектуры, предложенной фирмой 1ВМ и нашедшей преимущественное распространение во всем мире.

Историческое развитие децентрализованной структуры и управ- ления ЭВМ привело к общепринятой, а затем к стандартной идео- логии создания современных компьютеров: аппаратурная модуль- ность построения, магистральность (использование шинных свя- зей), масштабируемость (возможность наращивания вычислитель- ных ресурсов) и иерархия управления. Данная идеология разреша- ет противоречия между требованиями однотипности изделий мас- сового производства и многообразием моделей совместимых ПЭВМ и реализуется аппаратно-программными средствами.

Аппаратурная модульность построения предполагает выделе- ние в структуре ЭВМ небольшой разновидности автономных, функционально и конструктивно совместимых устройств (процес- сора, модулей памяти, системных плат, накопителей на магнитных и оптических дисках, блоков питания и т.д.), соединенных унифи- цированными линиями связи и управления.

Модульная конструкция ПЭВМ делает ее открытой вычисли- тельной системой, способной к адаптации и совершенствованию структуры. К ПЭВМ можно подключать устройства различных про- изводителей, улучшая ее технические и экономические показатели и приспосабливая компьютер к конкретным условиям применения в соответствии с меняющимися требованиями пользователей и по- явлением новых аппаратных и программных средств.

Полная модульность структуры ПЭВМ требует стандартизации и унификации оборудования для совместимости технических и программных средств, средств сопряжения — интерфейсов (физи-

ческих связей) и протоколов обмена данными, конструктивных ре- шений, применения типовых элементов замены, унификации эле- ментной базы и нормативно-технической документации. Все это способствует улучшению технических и эксплуатационных харак- теристик ПЭВМ, росту технологичности производства и снижению их стоимости.

В вычислительной системе, состоящей из множества автономно функционирующих подсистем (модулей), необходимы механизмы их информационного и организационного взаимодействия.

Прежде всего эти модули должны быстро и эффективно обме- ниваться данными. Каждое устройство ПЭВМ должно взаимо- действовать по общим или независимым линиям связи, исполь- зуя единые или разные правила (протоколы) обмена информаци- ей.

Для достижения наибольшей универсальности и упрощения об- мена информацией между основными устройствами ПЭВМ приме- няются шинные структуры связей.

Магистральность определяет единство шинной структуры ПЭВМ, когда все сигналы между устройствами могут передаваться по одним и тем же линиям связи с разделением во времени (мульти- плексированная передача). Обмен сигналами по общим линиям связи может осуществляться в обоих направлениях (двунаправлен- ная передача), что существенно сокращает количество соедине- ний.

Это достоинство шинной структуры позволяет устройствам, подключенным к общей шине, принимать и передавать информа- цию по одним и тем же протоколам обмена. В этих устройствах все узлы, отвечающие за обмен с общей шиной, должны быть едино- образны и унифицированы.

Наличие общей информационной системной магистрали, со- стоящей из набора многоразрядных шин, к которым на разных уровнях иерархии возможно подключение различных модулей че- рез разъемы расширения и контроллеры, позволяет увеличивать производительность, наращивать оборудование, улучшать структу- ру ПЭВМ путем замены отдельных устаревших устройств на совре- менные технические средства и т. д.

Отдельные (выделенные) линии связи небольшой разрядности используются в основном для взаимодействия ПЭВМ с периферий- ными устройствами ввода-вывода.

Компьютерная шина — это комплект из трех типов линий раз- ной разрядности и производительности: управления, адреса и дан- ных.

Основной характеристикой любой шины является полоса про- пускания (скорость передачи информации), которая определяется ее разрядностью и частотой обмена.

Для управления обменом данными и исключения конфликтных ситуаций в шинах используется механизм арбитража, согласно ко- торому устройства, подключенные к шине, подразделяются на bus masters (главное, или ведущее) и bus slaves (подчиненные, или ведо- мые). Ведущие устройства способны управлять работой шины, т. е. инициировать обмен информацией. Ведомые устройства могут пе- редавать данные только по разрешению главных устройств.

С процессорной, или локальной, шиной отождествляют шину про- цессора, которую принято называть шиной FSB (Front Side Bus — частотная внешняя шина). Она является единственным каналом связи и управления между процессором и всеми остальными устройствами персонального компьютера. Разрядность шины про- цессора определяет разрядность внешней кэш-памяти и оператив- ной памяти. Процессорная шина ПЭВМ, как правило, не может быть унифицирована, так как зависит от используемых процессо- ров, разрядность, организация обмена с ОЗУ и частота работы ко- торых непрерывно меняются.

Системная шина предназначена для обеспечения передачи дан- ных между процессором и внутренними устройствами и является самым востребованным и ограничивающим ресурсом ПЭВМ. По мере развития персональных компьютеров использовалось не- сколько стандартов организации системных шин.

Шина ISA (Industry Standart Architecture — промышленная стан- дартная архитектура) широко использовалась в персональных ком- пьютерах IBM PC, IBM PC/XT и IBM PC/AT. Она характеризуется 16-разрядной шиной данных с невысокими скоростями обмена (8 Мбайт/с).

Следующая ее модификация — шина EISA (Extended Industry Standart Architecture — усовершенствованная промышленная стан- дартная архитектура) — использовалась в компьютерах с процессорами i80386 и i486. Она являлась расширением ISA и сохраняла аппаратную совместимость с модулями предыдущих моделей ПЭВМ. Максималь- ная скорость передачи по шине EISA составляла около 33 Мбайт/с.

Системная шина стандарта MCA (Micro Channel Architecture — микроканальная архитектура) применялась в IBM PS/2 и была не- совместима с ISA и EISA. Шина поддерживала 8/16/32-разряднуто асинхронную передачу данных и позволяла адресовать до 4 Гбайт памяти. Пропускная способность шины MCA составляла 20... 160 Мбайт/с.

Более совершенная 32-разрядная синхронная шина стандарта PCI (Peripheral Component Interconnect — взаимосвязь периферий- ных компонентов), созданная в 1992 г., используется и в настоящее время в виде 64-разрядной модификации. Шина PCI не зависит от типа процессора, так как предусматривает использование специ- ального контроллера памяти — северного моста (Northbridge), раз- деляющего сигналы процессорной и системной шин и осуществля- ющего разрешение конфликтов по доступу в ОЗУ (рис. 3.1).

В шине применяется передача данных методом линейных паке- тов, когда блок информации считывается и записывается непре- рывной последовательностью, байт за байтом, с автоматическим приращением адресов. Для уменьшения размерности шины в PCI применено мультиплексирование (передача адреса и данных по од- ним и тем же линиям в разные моменты времени). Стандарт PCI позволяет использовать «мосты» для организации связи, например с шиной ISA. В новых спецификациях стандарта предусмотрена поддержка «горячей» замены РСІ-устройств. Ввод такой возможно- сти позволит менять платы в слотах шины без выключения компью- тера.

Генератор Процессор

тактов ^ ^

’ ~ ’ к„Т11 Дисплей

Сетка частот Шина FSB память ----

Контроллер ЛПп Адаптер Автономное

ОЗУ памяти AGP видео BIOS питание

-------------- ----------------- ------------- -------------- j

Часы

Шина PCI реального

времени

pSlgS | | K°PHcF/°SAP |

Z

\ Контроллер Контроллер Контроллер USB

\ дисков клавиатуры портов

\ — І — — ———|— СОМІ

----------- —^---------- ------------ I Г------------------ COM2

Аудио Сеть Модем НГМД НЖМД ~Г

____ Клавиатура

CD-ROM Мышь

Рис. 3.1. Структурная схема ПЭВМ

Во время перехода на шину PCI существовали компьютеры с шинами PCI и ISA (см. рис. 3.1). Для обеспечения информационно- го взаимодействия между этими шинами в ПЭВМ применялся кон- троллер PC/ISA — южный мост (Southbridge), который обеспечи- вал соединение с более медленными компонентами и периферий- ными устройствами.

Главной причиной длительного применения шины ISA являлось большое количество выпускаемых модулей с этим стандартом.

В дальнейшем вместо шины ISA для южного моста была приме- нена более простая шина LPC (Low Pin Count Interface — малокон- тактный интерфейс). Эта шина имела всего семь основных линий для передачи информации и шесть дополнительных линий, обеспе- чивающих подключение устройств. Шина LPC пригодна как для на- стольных, так и для мобильных систем. Она обеспечивает управле- ние потребляемой мощностью и увеличивает адресуемое простран- ство с 16 Мбайт (шина ISA) до 4 Гбайт.

Применяя шину LPC, корпорация Intel перешла от использова- ния мостов к применению хабов (повторителей). В новой структуре управление шиной PCI отдается южному хабу, к которому по шине LPC подключается контроллер гибких дисков, LPT, СОМ, клавиату- ры и мыши.

Северный мост представляет собой хаб МСН (Memory Controller Hub — хаб контроллера памяти) — контроллер локальных шин про- цессора и видео (AGP), оперативной памяти и связи с южным ха- бом. Интерфейс между хабами представляет собой быструю пря- мую связь «точка—точка» и не предназначен для подключения каких-либо устройств.

Южный мост является хабом ICH (I/O Controller Hub — хаб кон- троллера ввода-вывода) — контроллером ввода-вывода (жестких дисков, USB, аудио и шин PCI и LPC) и выполняет функции систем- ной шины.

В такой архитектуре шина PCI уже не является системной ши- ной, а является только шиной расширения, которая допускает уста- навливать слоты для подключения к ПЭВМ дополнительных моду- лей (карт). Организация шины позволяет совмещать на одной карте до восьми функционально законченных устройств.

Шина PCI поддерживает технологию Plug and Play («подключил и работай»).

Каждый добавляемый модуль при подключении сообщает свои данные, позволяющие операционной системе автоматически скон- фигурировать ПЭВМ с новым устройством и разрешить аппарат- ные конфликты.

Шина PCI, хотя и является довольно быстрой, не способна эф- фективно передавать графическую информацию. Поэтому для ее передачи используют отдельную 32-разрядную локальную шину AGP (Acceleratecd Graphics Port — ускоренный графический порт), которая через контроллер памяти имеет прямой доступ в ОЗУ.

Ускоренный графический порт AGP необходим для эффектив- ной работы ускорителя трехмерной графики (ЗБ-акселератора), для которого требуется видеопамять большого объема, чтобы полу- чить на мониторе качественное изображение. Шина AGP может обеспечить скорость передачи графических данных более 1 Гбайт/с.

В настоящее время наметилась выраженная тенденция перехо- да от параллельных шин к последовательным, т. е. к использованию в архитектуре ПЭВМ сетевых решений. На смену шины PCI при- шел новый стандарт последовательной высокоскоростной шины PCI Express. Шина PCI Express полностью заменяет стандарт PCI внутри настольных и переносных ПЭВМ.

В отличие от PCI новая шина представляет собой группу неза- висимых (выделенных) последовательных (одноразрядных) ду- плексных каналов передачи данных, каждый из которых состоит из двух сигнальных линий и обеспечивает соединение типа «точка— точка». Стандартом предусмотрено формирование шины PCI Express с применением 1, 2, 4, 8, 16 и 32 каналов, что позволяет уве- личивать скорость обмена данными до 0,5... 16 Гбайт/с. Для обеспе- чения достоверного обмена данными используется помехоустойчи- вое кодирование.

Применение шины PCI Express позволяет не только в десятки раз увеличить скорость обмена информацией, но и существенно сократить число контактов в микросхемах мостов, упростить раз- водку системных плат ПЭВМ и эффективно заменить шину AGP.

Основу информационного взаимодействия между аппаратными частями большинства ПЭВМ (см. рис. 3.1) составляет система взаи- моувязанных параллельных шин различных уровней: процессора (шина FSB), системной шины (шины стандарта PCI) и шины ISA (LPC), обслуживающей накопители и устройства ввода-вывода.

Ядро ПЭВМ образуют процессор и буферная память (кэш- память), непосредственно связанные процессорной шиной FSB. Процессор напрямую взаимодействует с кэш-памятью и имеет выс- ший (абсолютный) приоритет при работе с ОЗУ по отношению к другим устройствам.

Все современные процессоры имеют встроенную кэш-память первого (реже — второго) уровня, поэтому кэш-память, представ- ленную на рис. 3.1, можно отнести к кэш-памяти третьего уровня. Данная буферная память предназначена для ускорения процесса обмена данными между процессором и ОЗУ. Как уже отмечалось ранее, кэш-память строится на основе статических ЗУ, которые на порядок быстрее, чем оперативная память динамического типа.

ОЗУ создается по модульному принципу и позволяет наращи- вать объем памяти до 4 Гбайт.

Весь обмен информацией в компьютере объединяется в единое целое контроллером памяти — коммуникационной микросхемой (северным мостом). Такое построение центральной части ПЭВМ позволяет оптимально соединить функциональные компоненты компьютера, сохраняя возможность их независимой модерниза- ции. Например, используя один и тот же тип северного моста, мож- но применять процессоры разной производительности; заменяя мост, можно, использовать с процессором совершенно разные типы оперативной памяти.

Процессор через мост может подключаться к шине РС1, обеспе- чивая возможность одновременной передачи данных между не- сколькими слотами. Слоты РС1 расширяют возможности ПЭВМ за счет использования унифицированных функциональных дополни- тельных модулей — звуковых и модемных плат, сетевых карт, раз- личных контроллеров периферийных устройств и т. д.

Шины 1БА или ЬРС в основном используются для объединения контроллеров накопителей, клавиатуры и портов ввода-вывода.

Шина АЭР соединяет только одно устройство — видеоадаптер — с АвР-контроллером северного моста. Таким образом, шина предо- ставляет возможность видеоадаптеру обращаться за графическими данными в ОЗУ по своему отдельному каналу, тем самым позволяя современным ЗБ-ускорителям использовать не только встроенную память, но и системную память ПЭВМ.

Все устройства ПЭВМ работают на различных частотах, поэто- му для выработки сетки необходимых синхронизирующих такто- вых частот используется генератор тактов.

ПЭВМ представляет собой комплекс различных устройств, каж- дое из которых может автономно выполнять свойственные ему функции под управлением своего контроллера параллельно с про- цессором и другими такими же активными устройствами. Иниции- рует, организует и контролирует эту работу процессор. Для опера- тивного обслуживания всех активных компонент ПЭВМ процессо- ру необходимо знать текущее состояние их функциональных про- цессов, т. е. периодически отслеживать это состояние.

Чтобы не загружать процессор такими опросами в ожидании штатных или критических событий, используется система преры- ваний. Система прерываний позволяет процессору выполнять те- кущую работу, отвлекаясь на проверку состояния компонент ПЭВМ только при необходимости, когда требуется среагировать на воз- никшую ситуацию. Источниками (запросами) прерываний могут быть сбои и неисправности в аппаратуре; сигналы таймера, моду- лей, контроллеров и периферийных устройств при проведении операций ввода-вывода информации; возникновение особых усло- вий при выполнении программ и т. д.

ПЭВМ может обрабатывать до 256 различных пронумерован- ных прерываний, поэтому в компьютере устанавливается приори- тетный порядок обслуживания поступающих запросов с возмож- ностью разрешать или запрещать прерывания определенных ви- дов. Каждому из прерываний задается свой вектор прерываний (адрес), в котором хранится конкретное предписание на работу процессора, и приоритет в обслуживании. Поэтому каждый за- прос на прерывание обрабатывается соответствующей програм- мой обработки прерывания в порядке его поступления или вне очереди.

Прерывания подразделяются на внутренние (аппаратные и программные) и внешние (от периферийных устройств). Запрос на программное прерывание формируется по специальной команде с указанием номера вызываемого прерывания. Запрос на аппарат- ное прерывание вырабатывается в виде специального электриче- ского сигнала.

При возникновении запроса на прерывание процессор пре- кращает обработку текущей программы, сохраняет промежуточ- ное состояние прерванного процесса и переходит к выполнению программы обработки возникшего события. Состояние отложен- ной программы фиксируется на соответствующих регистрах про- цессора и содержит информацию, необходимую и достаточную для запуска текущей программы с момента прерывания ее работы.

К группе приоритетных прерываний относятся программные прерывания BIOS (Basic Input-Output System — базовая система ввода-вывода). Базовая система ввода-вывода — это основная ис- ходная программа ПЭВМ, предназначенная для начального запуска компьютера после включения питания. BIOS хранит основные па- раметры конфигурации ПЭВМ, в соответствии с которыми прово- дит проверку исправности ее аппаратных средств, обеспечивает загрузку операционной системы и обслуживает системные преры- вания. Для обеспечения корректировки BIOS заносится в репро- граммируемые постоянные запоминающие устройства (РПЗУ) заводом-изготовителем и может иметь объем до 4 Мбит.

Для функционирования программы BIOS в схему часов реально- го времени встраивается специальная энергозависимая память CMOS, которая содержит дополнительные настройки, задаваемые пользователем (например, пароль пользователя, параметры жест- ких и гибких дисков). Часы реального времени и память CMOS пи- таются от автономного источника, поэтому сохраняет работоспо- собность при отключенном питании ПЭВМ.

Подключение периферийных устройств (внешних модемов, принтеров и других различных цифровых аппаратов) к ПЭВМ про- изводится через внешние разъемы, называемые портами ввода- вывода, которые обслуживаются контроллерами.

К ним относятся последовательные порты СОМ1, COM2 (communication — коммуникационный), параллельный порт LTP (Line Printer — построчное печатающее устройство), которые ис- пользовались в самых первых персональных компьютерах для под- ключения клавиатуры и печати.

В современных ПЭВМ альтернативой им становится интерфейс USB (Universal Serial Bus — универсальная последовательная шина), постепенно вытесняющий устаревшие параллельный и последова- тельные порты и выделенные стыки для подключения клавиатуры и мыши.

3.1.2.

<< | >>
Источник: В.Д.СИДОРОВ, Н.В.СТРУМП. АППАРАТНОЕ ОБЕСПЕЧЕНИЕ ЭВМ. 2014

Еще по теме Шинная организация ПЭВМ:

  1. 34. Социальная организация как вид социальной системы. Типы социальных организаций
  2. ОРГАНИЗАЦИЯ
  3. ОРГАНИЗАЦИЯ ФОРМАЛЬНАЯ
  4. § 12.2. Гибкая организация
  5. ОРГАНИЗАЦИЯ ПРЕГЕНИТАЛЬНАЯ
  6. 35. Элементы организации
  7. § 3.2. Цели организации
  8. § 3.7. Персонал организации
  9. § 5.3. Бюрократия в организациях
  10. Функции управления в организации.