Комбинационная схема сумматора
Таблица 3.2. Таблица истинности полусумматора |
Введем следующие обозначения. Пусть а и b — участвующие в операции биты слагаемых, ∑ — бит результата, ар — бит переноса в следующий разряд. Осно- вываясь на правилах сложения двоичных кодов, получим, что работа полусум- матора может быть описана табл.
3.2. Видно, что для бита переноса справедливо соотношение р = алb, а бит суммы ∑ получаете я как результат операции «Ис- ключающее ИЛИ», X = а у b. Схема полусумматора должна иметь два входа, на которые подаются складываемые биты а и й, и два выхода, на которых форми- руются бит суммы и бит переноса. Эти соображения приводят к изображенной на рис. 3.7 схеме полусумматора. Для ее реализации требуется 14 транзисторов. Рис. 3.7. Комбинационная схема полусумматора |
При сложении каждой следующей пары битов слагаемых необходимо учитывать бит переноса из предыдущего разряда.
Следовательно, эта операция зависит от трех аргументов, а соответствующая комбинационная схема должна иметь три входа. В результате сложения текущей пары битов получается бит текущего раз- ряда суммы и бит переноса в следующий разряд. Поэтому схема должна иметь два выхода. Пусть, как и ранее, а и b обозначают биты слагаемых, а ∑ — бит результата. Пусть далее pm — бит переноса из предыдущего разряда, а pout — бит переноса в следующий разряд. Тогда суммирование с учетом переносов можно описать в табл. 3.3.Таблица 3.3. Таблица истинности полного сумматора |
Применим технику построения ДНФ для каждого из результирующих битов операции. В табл. 3.3 приведены конъюнкты только для тех строк, которые уча- ствуют в построении соответствующей нормальной формы. Вначале построим выражение для бита ∑ (скобки проставлены для упрощения восприятия конъ- юнктов, из которых образована ДНФ):
Выполняя элементарные преобразования, получим:
С учетом соотношения руq = (р ^^q)v(—ιρ лq) окончательно находим удоб- ное для реализации в виде комбинационной схемы выражение
Эта схема может быть построена на базе двух последовательно соединенных вен- тилей «Исключающее ИЛИ». На входы первого вентиля следует подать сум- мируемые биты, а на входы второго вентиля — выход с первого вентиля и бит переноса.
Построим теперь ДНФ для бита переноса в следующий разряд:
Группируя первую и последнюю, а также вторую и третью скобки и вынося об- щие множители, получим удобное для реализации в виде комбинационной схе- мы выражение
Значение аb для последнего выражения можно снять с выхода первого вентиля «Исключающее ИЛИ».
Рис. 3.8. Комбинационная схема полного сумматора |
Комбинационная схема полного сумматора приведена на рис. 3.8. Отметим, что для ее реализации требуется 31 транзистор.
3.2.10.
Еще по теме Комбинационная схема сумматора:
- СНОВИДЕНИЕ: СХЕМА ВОЗНИКНОВЕНИЯ
- СХЕМА ЗДОРОВЬЯ
- СХЕМА ТЕЛА
- Схема
- СХЕМА
- СХЕМА 4. СОЦИОЛОГИЯ ЖУРНАЛИСТИКИ В РЯДУ НАУЧНЫХ ДИСЦИПЛИН
- СХЕМА ЗДОРОВЬЯ
- СХЕМА КАУЗАЛЬНАЯ
- СХЕМА МЫШЛЕНИЯ
- СХЕМА 6. СТРУКТУРА СОЗНАНИЯ
- Схема изучения личности
- Схема 21-1 Последовательность целительства
- Схема «Процедуры комфортизации».